A/D CONVERTER

Patent Number:

JP2094814

Publication date:

1990-04-05

Inventor(s):

FUJISHIMA YUKITOMI; others: 01

Applicant(s):

TOSHIBA CORP

Requested Patent:

☐ JP2094814

Application Number: JP19880245983 19880930

Priority Number(s):

IPC Classification:

H03M1/12; H04N7/13

EC Classification:

Equivalents:

Abstract

PURPOSE: To reduce noise by inputting the same analog signal to excess A/D converters, summing their digital outputs and dividing the result by the number of added signals when analog signals less than number of the A/D converters in a digital TV in which plural number of the A/D converters are employed.

CONSTITUTION:An analog switch 7 is provided, which switches an SVHS C signal also to an input composite video signal of an A/D converter 4. Outputs of two A/D converters 3. 4 are added by an adder 8 and the result is divided by 2 at a multiplier 10. In order to halve the gain, the multiplier 10 is to be shifted by one bit. Thus, analog noise caused at the MSB change point is halved and the nose is divided into two and outputted with a timewise deviation. That is, the level of the analog noise generated at the MSB change point is decreased and scattered timewise.

Data supplied from the esp@cenet database - 12

19日本国特許庁(JP)

⑩ 特 許 出 願 公 閉

@ 公 開 特 許 公 報 (A) 平2-94814

®Int. CL.5

識別記号

庁内整理番号

63公開 平成2年(1990)4月5日

H 03 M 1/12 H 04 N 7/13

Ç

6832-5 J 6957-5 C

審査請求 未請求 請求項の数 1 (全4頁)

母発明の名称 A/D変換器

②特 題 昭63-245983

@出 願 昭63(1988) 9月30日

 之 富

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜

事業所家電技術研究所内

700発明者 山田

雅弘

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜

事業所家電技術研究所內

⑪出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦

外2名

明 钿 #

1. 発明の名称

A/D変換器

2. 特許請求の新聞

入力アナログ信号の数より多い複数個のA/D 変換器を内蔵したデジタル信号処理を行なったアナログ信号を投数個のA/D 変換器に分配するスイッチ回路とと、このスイッチ回路に入力された時各A/D 変換器の出力を選択するセレクターと、このセレクターにより選択された出力を加算器とを具備することを特徴とするA/D 変換器。

3. 発明の詳細な説明

【発明の目的】

(産業上の利用分野)

本 発明は、 デジタル信号処理を行なうテレビジョン受像機 (以下デジタルTVと言う) の A / D (アナログ/デジタル) 変換器に関する。

(従來の技術)

現在のデジタルでいる。では、4回のは、10のでは、10の

しかし、主画面のみをコンポジットビデオ信号 入力で映し出している場合、この主画面コンポジットビデオ信号用 A / D 変換器以外は、全く使用 されていない。

一方、デジタルTVのピデオ信号はデジタル信号時、周辺のノイズの混入及び各能動場子の無難音の混入によるS/N劣化はない。従ってデジタルルTVでの上述の様なノイズの混入等によるS/N劣化はA/D変換以前へのデジタル回路のノイズ混入は、コンポジットピデオ信号のY/C分離に逃影響も与えたり、単なるS/N劣化に止まらない。また、ピデオ信号はA/D変換されれば必らず量子化ノイズを発生する。

(発明が解決しようとする課題)

本発明は、従来技術ではS/N劣化等がある点に鑑みてなされたもので、A/D変換器で発生するノイズの混入の低減、A/D変換器の分解能の向上によって、デジタルTV全体の画質を向上させ得るA/D変換器を促供することを目的とする。

[発明の構成]。

(課題を解決するための手段と作用)

には1ビットシフトするだけでよい。9ビット沿られる出力はそのまま使用しても、上位8ビットだけを次のディジタル信号処理回路に供給してもよい。

これら第1図の回路にSVHS信号が入力された場合は、スイッチでは入力増予2側に接続され回路動作は第4図と全く同じになる。

次に、A/D変換器内で発生するノイズを考える。まずMSBが変化するスイッチングノイズが考えられる。つまりデジタルデータがここを境に全て1ー0又は0→1と変化する。するとこれら出力のデジタルデータの急変は入力アナログデータへ電磁を介するなどしてノイズを混入する可能性がある。

そこでスイッチ7を入力端子1側に接続した状態でA/D変換器3とA/D変換器4の入力端子に入ってくる信号の直流成分をわずかにずらしたり、A/D変換器3とA/D変換器4のダイナミックレンジの上・下限をわずかにずらしたりして2つのA/D変換器出力にDCオフセットを与え

本発明は、A/D変換器が複数個あるデジタルTVにおいて、A/D変換器の数より少ないアナログ信号が入力された場合、余るA/D変換器にも同じアナログ信号を入力する。そして、同じアナログ信号を入力したA/D変換器のデジタル出力を加算し、その後加算した数で除す。

すると A / D 変換器 ごとに発生している J イズ に 相関がなければ、 出力での J イズは 1 / (A / D 変換器の数)となる。

(実施例)

次に図面を参照して本発明の実施例を詳細に 説明する。

第1 図は本発明の一変施例であり、第1 図中、第4 図と同一部分は同一符号を付す。即ち、 SVIIS の C 信号用の A / D 変換器 4 の入力をコンポジットビデオ信号入力端子 1 にも切り換えられるようにアナログスイッチ 7 を設ける。そして 2 つの A / D 変換器 3 、 4 の出力を加算し、 2 で除すために、加算器 8 、 セレクター 9 、 乗算器 1 0 を設ける。この場合乗算器 1 0 はゲインを 1 / 2 にする

る。すると、前述のMSBの変化する点は、A/D変換器3、A/D変換器4で時間的なずれを生じる。そしてそれぞれMSB変化点で発生するアナログノイズは1/2にされ2つに別かれて時間的なずれを生じ、出力されることになる。つまり、MSB変化点で発生するアナログノイズはレベルが下げられ時間的に分散させられる。

その他にA/D変換器内で発生するノイズはA /D変換器 3 と A / D変換器 4 で相関のないもの については全てエネルギーで 1 / 2、得られるデ ジタルデータの宅圧出力で 1 / 2 = - 3 dBとな

第1 図を簡易化すると第2 図の様になる。すなわち、セレクター9 の0 固定であった入力をA/D変換器3の出力そのものに接続し乗算器10のゲインを1/2 固定とすることが出来る。

この場合、従来に比べ近加が必要となる回路は、 アナログスイッチ7とデジクルの加算器 8 とセレ クター 9 のみとなる。

またA/D変換器3とA/D変換器4の直線性

特開平2-94814(3)

がA/D変換器のダイナミックレンジ全域にわたり1/2 L S B 以下の誤差をもっているならにないのではな A / D 変換器 3 と A / D 変換器 4 にもというのはな A / D 変換器 3 と A / D 変換器 5 と C というのは 2 というのは 3 と C というのは 4 ののようの性能なる。 は 2 ピットに 以じ デジタ人 力理 が は 1 ピット 信号の 技 接 は 4 のの は 7 と A / D 変換器 4 のの は 1 / 2 に S B D C シフト 回路 1 1 を 設ける だ け で よい この な 人 D 変換器 4 の の だ け で よい この な クレンジの上・下限は 2 つの 間に 1 / 2 し S B オフセットを持たせるだけでもよい。

尚、本発明はA/D変換器4を割画面表示機能の付いたデジクルTVの副画面用A/D変換器と起き換えることも可能である。また、第1図の加算器8の出力にさらに副画面用A/D変換器出力を加算し乗算器10のゲインを1/3にすることも考えられる。

C 信号用A / D 変換器、6 … S V H S の C 信号用 デジタルデータ出力端子、7 … アナログスイッチ、 8 … 加算器、9 … セレクター、10 … 乗算器、 11 … 1 / 2 L S B D C シフト回路。

出願人代理人 弁理士 羚 江 武 彦

この様に、本発明は上記実施例に限定されるものではなく、この外その要旨を逸脱しない範囲で 種々変形して実施することができる。


[発明の効果]

以上群途したようにこの発明によれば、使用されていない A / D 変換器を随単な追加回路で有効利用し A / D 変換器の性能を向上することにより、 A / D 変換器で発生する J イズの混入の低減、A / D 変換器の分解能の向上によって、デジタルT V 全体の画質を向上させることができる。

4. 図面の簡単な説明

第1図は本発明の一実施例を示す構成説明図、第2図および第3図は第1図の回路を簡単化した本発明の他の実施例を示す構成説明図、第4図は従来のA/D変換器を示す構成説明図である。

1 … コンポジット ビデオと S V H S の Y 信号共通入力 端子、 3 … コンポジット ビデオ と S V H S の Y 信号用 A / D 変換器、 5 … コンポジット ビデオと S V H S の Y 信号の デジクルデータ 出力 端子、 2 … S V H S の C 信号用の入力端子、 4 … SVIISの



-85-

